Parcours Systèmes Electroniques et Systèmes Informatiques (SESI)

L'objectif de cette première année est de fournir toutes les bases nécessaires à la conception matérielle et logicielle d'un système embarqué.

Organisation

L'année de M1 est divisée en deux semestres de 11 semaines d'enseignement chacun : le premier semestre commence début septembre, et le second début février. Chaque semestre, les étudiantes et étudiants suivent 5 UEs de 6 crédits (ECTS), pour un total de 30 ECTS par semestre. Sur autorisation du responsable de parcours et après examen des résultats précédemment obtenus, ils peuvent être autorisés à suivre une sixième UE.

Premier semestre (M1-S1)

Le tableau ci-dessous répertorie les UE proposées, en précisant les profils de compétences associés à chacune. Les UEs ARCHI et VLSI sont nécessaires pour tous les profils, elles sont donc obligatoires. Plusieurs enseignements sont mutualisés avec le parcours Systèmes Communicants du Master Sciences pour l'Ingénieur (SPI), ce qui permet aux étudiants du parcours SESI de suivre certaines UE de ce Master. De plus, il est possible de choisir des UE d'autres parcours du Master d'Informatique (indiquées par les lignes les plus claires dans le tableau).

Deuxième semestre (M1-S2)

Le tableau ci-dessous répertorie les UE proposées au second semestre, en précisant les profils de compétences associés à chacune. Les UE PPSE et ANG sont obligatoires et font chacune 30 heures, soit 6 ECTS avec les deux. Cette offre peut être complétée par des UE issues d’autres parcours du Master d'Informatique (indiquées par les lignes les plus claires dans le tableau).

Après discussion avec le responsable du parcours et des responsables des UE concernées, un ou une étudiante peut ajouter à son contrat pédagogique des unités offertes par d'autres parcours, mais dans ce cas aucune compatibilité d'emploi du temps ne pourra être garantie.

L'objectif de la seconde année du parcours SESI est d'approfondir les connaissances vues en première année et de permettre aux étudiantes et étudiants d'acquérir des compétences plus spécialisées.

Organisation

Le premier semestre du M2 est consacré aux enseignements académiques. Les étudiantes et étudiants ont à choisir 5 UEs de 6 ECTS chacune. Le deuxième semestre est dévolu au stage de fin d'étude. Ce stage a une valeur de 27 ECTS, le semestre étant complété par une UE d'Insertion Professionnelle (3 ECTS) suivies au cours du premier semestre du M2.

Chaque UE du premier semestre se déroule sur environ 60 heures. A l'exception d'une UE obligatoire, les étudiantes et étudiants choisissent librement leur cursus, sous réserve de la maîtrise des pré-requis. En raison de la spécialisation du M2, la possibilité de choisir des UEs dans d'autres parcours est extrêmement limitée.

Pour le stage, les étudiantes et étudiants doivent décider, au cours du premier semestre, s'ils envisagent une insertion professionnelle dans l'industrie ou une poursuite d’études en doctorat après le Master. Dans le premier cas, le stage de fin d’études doit être orienté vers une expérience professionnelle en entreprise. Dans le second cas, il prendra la forme d’un stage de recherche, réalisé dans un laboratoire académique ou industriel.Dans les deux cas, le sujet devra avoir été approuvé par les responsables du parcours.

Troisième semestre (M2-S3)

Le tableau ci-dessous liste les UE du parcours offertes aux étudiantes et étudiants. Le tableau indique également le ou les profils de compétences associés à chaque UE. 

Les descriptifs sont fournis à titre indicatif, car le contenu des UE peut évoluer selon les contraintes pédagogiques ou les développements dans les domaines concernés

S1 - SESI - ARCHI : Architecture et réalisation des processeurs RISC (6 ECTS)

• Présentiel, 20h CM + 40h TD
• UE dispensée en anglais et en français.
• Dans cette UE, nous commençons par présenter l'architecture du processeur Mips-32, puis nous introduisons la notion d'exécution pipeline. Nous détaillons la réalisation du processeur Mips-32 dans un pipeline à 5 étages et les conséquences de cette réalisation : l'effet retardé des branchements et le problème des dépendances de données. Puis, nous présentons une version superscalaire à 2 pipelines de cette architecture. Nous abordons les techniques d'optimisation de code qui tentent de tirer le meilleur profit de ces réalisations : réordonnancement des instructions, déroulement de boucles et pipeline logiciel. Enfin, nous nous intéressons à la réalisation du système mémoire. Nous introduisons la notion de hiérarchie de mémoires et des principes de fonctionnement de cette hiérarchie : la localité spatiale et temporelle. Nous détaillons les différents types de caches. Puis, nous présentons la notion de la mémoire virtuelle et le problème de la traduction des adresses virtuelles en adresses physiques.

S1 - SESI - VLSI : Conception de circuits intégrés numériques (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME_
• Cette UE a pour objectif, en partant d'une spécification papier, de présenter toutes les étapes nécessaires à la réalisation d'un circuit intégré numérique. Sont notamment abordés : La description comportementale en VHDL, la mise en place d'un jeu de test, le découpage structurel, la description en portes des blocs constitutifs de l'architecture, le placement et le routage du circuit, et finalement la validation des masques obtenus : vérification fonctionnelle, vérification des règles de dessin et caractérisation temporelle du circuit. Puisqu’il s’agit d'une UE d'initiation, l'accent est mis sur les principes de la conception VLSI. À l'issue de cet enseignement, les étudiants doivent maîtriser les méthodes de conception, les différentes vues d'un circuit et surtout quelles sont les stratégies possibles pour valider ces vues.

S1 - SESI - ESA : Électronique des systèmes analogiques (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• Cette UE présente la structure et les caractéristiques des circuits intégrés analogiques (architecture et analyse des fonctionnalités) et les éléments de base des circuits analogiques. La modélisation et la simulation des circuits analogiques/mixtes sont également abordées.

S1 - SESI - MOBJ : Modélisation objet pour la conception de circuits (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• Cette UE, offerte en priorité aux étudiants provenant d'une licence d'électronique, a pour objectif l'introduction à la structuration objet (absente en licence d'électronique). L'UE est orientée dans ses applications vers la modélisation et la réalisation de circuits intégrés. Le C++ est utilisé comme langage support. Les étudiants sont amenés à construire progressivement les éléments clés d'un visualisateur de netlist pour circuits VLSI. Le cours est en particulier axé sur la méthodologie de passage du concept abstrait d'hypergraphe (la netlist) à sa décomposition en objets puis à son implantation en C++. Nous introduisons aussi les techniques de base de construction d'une interface graphique en s'appuyant sur Qt, ainsi que les divers outils classiques de développement logiciels.

S1 - SESI - SIGNAL : Traitement du signal (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• Cette UE présente aux étudiants les bases du traitement du signal (signaux discrets/échantillonnés), du filtrage (en particulier numérique), et de la modulation de signaux. Le contenu détaillé de cette UE a été défini en concertation par les équipes enseignantes des parcours SESI et RES dans l'objectif d'être adapté aux deux publics.

S1 - SAR - ARES : Architecture des réseaux  (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• UE dispensée en Anglais et en Français.
• L'UE ARES s'intéresse à l'Architecture des réseaux TCP/IP en étudiant les couches applications, transport et réseau dans les environnements IPv4 et IPv6. Cette UE comporte une forte composante pratique permettant de mettre en œuvre directement les concepts abordés en analysant le trafic d'un réseau d'expérimentation. L’UE utilise une plateforme réseau spécifique locale et accède à des plateformes de mesure internationales (SLICES/EdgeNet).

S1 - SAR - NOYAU : Architecture avancée des noyaux des systèmes d'exploitation (6 ECTS)

• Présentiel, 20h CM + 40h TD
• Cette étude des concepts avancés des noyaux des systèmes d'exploitation se focalise sur la mise en œuvre des stratégies internes pour gérer l'accès aux processeurs, implémenter les mémoires virtuelles, organiser les disques et les caches, accéder aux fichiers. Nous analysons et comparons les techniques et algorithmes des principaux systèmes Unix (BSD, Linux...) et de Windows.

S1 - SAR - PSCR : Programmation Système Concurrente et Répartie (6 ECTS)

• Présentiel, 20h CM + 40h TD
• L’objectif est de présenter et d'utiliser les appels et services offerts par un système d'exploitation pour le développement d'applications concurrentes et réparties. On montre comment résoudre les problèmes de concurrence et de communication à l'aide des primitives systèmes accessibles par le standard POSIX. Ainsi, les notions abordées sont celles de processus et de threads, de sockets, d'IPC (signaux, mémoire partagée, sémaphores) et de temps réel.

S2 - SESI - PPSE : Programmation Parallèle des Systèmes Embarqués (3 ECTS)

• Présentiel, 30h CM/TD/TME
• Le but de cette UE est de présenter les architectures haute performance embarquées généralistes que l’on trouve dans les systèmes embarqués à savoir les processeurs multicœurs SIMD et les GPU. Ces architectures sont d’abord présentées séparément (caractéristique, modèle de programmation, points forts, points faibles) ainsi que leurs domaines applicatifs privilégiés. Cela est important de connaître pour connaître les domaines d’efficacités de ces architectures et faire des choix d’optimisations. Les principales techniques d’optimisation de haut niveau (ingénierie algorithmique, transformation du memory layout) et bas niveau (transformation de nid de boucles) sont présentées et appliquées à des exemples représentatifs des principaux domaines applicatifs des systèmes embarqués (traitement du signal et des images, vision par ordinateur). Enfin des problèmes d’optimisation et d’équilibrage de charge sont présentés et mis en pratique afin de tirer le maximum de performance d’une architecture hybride. Les problèmes d’autonomie et de consommation énergétique sont aussi abordés et traités.

S2 - SESI - MULTI : Architecture des systèmes multiprocesseurs (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• UE dispensée en anglais et en français
• Cette UE analyse les difficultés liées à la cohérence entre la mémoire et les caches dans le cas de données partagées, les problèmes posés par le partage des périphériques ainsi que les mécanismes matériels supportant la communication et la synchronisation entre les tâches concurrentes dans les applications parallèles multitâches. Elle présente les différents mécanismes matériels utilisés par le système d'exploitation, pour fournir aux applications logicielles les différents services nécessaires : virtualisation de la mémoire, des périphériques, ou de la machine dans son ensemble.

S2 - SESI - FPGA : Systèmes programmables (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• Cette UE traite de l'implémentation de systèmes numériques sur plates-formes reconfigurables FPGA, et aborde en particulier la conception conjointe matérielle/logicielle sur ces plates-formes. Les thèmes abordés sont la modélisation VHDL comportementale, le développement d'IP matérielles, et la conception de SOPC (System on a Programmable Chip). Ces aspects sont appliqués dans le cadre d'un mini-projet.

S2 - SESI - IOC : Interface pour objets communicants (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• Cette UE présente la problématique de la réalisation des interfaces entre les objets communicants. Elle porte sur deux aspects de la gestion des périphériques : L'utilisation et l'écriture de drivers génériques de périphériques pour le système Linux (modules noyau caractère et USB). La réalisation matérielle et logicielle d'un système embarqué s'interfaçant avec le système Linux. Les applications abordées ne demandent aucun prérequis en électronique.

S2 - SESI - PSESI : Projet SESI (6 ECTS)

• Réalisation d’un projet seul ou en équipe sur un sujet proposé par le parcours ou interparcours. Le projet donne lieu à une présoutenance pour exposer le cahier de charge détaillé environ un mois après le début du projet et une soutenance et un rapport final.

S2 - SPI - ECFA : Électronique des circuits et fonctions analogiques (6 ECTS)

• Présentiel, 20h CM + 40h TD/TME
• Ce cours traite des PLL, des alimentations DC-DC, des conversions A/N et propose une introduction à la conception de circuits analogiques.

S2 - SAR - AR : Algorithmique répartie (6 ECTS)

• Présentiel, CM 20h + TD 40h_
• Ce module s'intéresse aux problèmes algorithmiques qui se posent lorsqu'une application est composée de processus qui s'exécutent sur des sites distants., avec communication par message et sans accès à une mémoire partagée. Les solutions à plusieurs problèmes classiques sont présentées : construction de la relation de causalité, diffusion d'information par vagues, détection de la terminaison, reconstruction d'un état global, etc.

S2 - SAR - COMNUM : Communications numériques (6 ECTS)

• Présentiel, 20H CM + 40H TD
• Cette UE présente une introduction aux communications numériques. L’objectif est d’acquérir les bases théoriques essentielles qui permettent de comprendre les différents procédés de transmission mis en œuvre au niveau de la couche physique des réseaux ainsi que d’en évaluer les performances et les limites.

S2 - SAR - PNL : Programmation au cœur du noyau LINU (6 ECTS)

• Présentiel, CM 20h + TD 40h
• Le but de cette UE est d'étudier le fonctionnement du noyau Linux et d'initier les étudiants à la "programmation noyau". S'appuyant sur les concepts introduits au premier semestre, elle étudie les algorithmes et les mécanismes mis en œuvre dans les dernières versions du noyau. De plus, elle présente la structure du noyau Linux, ses APIs ainsi que la méthodologie nécessaire au développement de nouvelles fonctionnalités. Enfin, elle insiste sur les problèmes de sécurité dans le noyau.

S3 - SESI - MASSOC : Modélisation, analyse et simulation des systèmes embarqués sur puce (6 ECTS)

• Présentiel, 60H CM/TME
• Cette UE (obligatoire) porte sur la modélisation, la simulation et la vérification des systèmes électroniques et informatiques à différents niveaux d'abstraction. L'utilisation des langages de modélisation est développée ainsi que les modèles de calculs qui leur sont associés. Les étudiants sont sensibilisés à la problématique de la validation fonctionnelle d'un système complexe, et une introduction aux techniques formelles leur est présentée. Un des langages support est le SystemC et ses dérivés pour les systèmes multiphysiques.

S3 - SESI - COCAA : Conception de circuits analogiques avancés (6 ECTS)

• Présentiel, 60H CM/TME
• L'objectif de cette UE est de présenter de manière concrète la conception et la réalisation d'un circuit intégré analogique complexe. On prendra comme exemple, la conception d’émetteur-récepteur RF ou de convertisseurs analogiques—numériques. On se penchera particulièrement sur les méthodes de conception et les méthodes d’analyse de ces objets. Cette UE fait appel aux outils communément utilisés dans l’industrie (Cadence, Eldo).

S3 - SESI - DSP : Digital signal processing (6 ECTS)

• Présentiel, 60H CM/TME
• Cette UE est consacrée à la conception de systèmes électroniques pour les communications sans fil intelligentes et sécurisée. Les aspects suivants sont abordés : étude et la modélisation de systèmes de communications numériques sans-fil ; réalisation d’un système de communication sans-fil en utilisant une carte SDR (Software Defined Radio) ; études des systèmes MIMO (Multiple Input Multiple Output) et de la formation de faisceaux numérique (Digital Beamforming) ; étude de la sécurité des systèmes de communication sans-fil ; réalisation d’attaques sur les communications sans-fil ; cas d’étude sont : canaux cachés (Covert Channel) et brouillage (Jamming) ; utilisation de l’intelligence artificielle pour l’analyse des signaux de communication numérique sans fil ; réalisation d’un circuit intégré numérique pour la classification de signaux de communication numérique sans fil.

S3 - SESI - IMSE : Interface matérielle des systèmes embarqués (6 ECTS)

• Présentiel, 60H CM/TME
• Cette UE propose de sensibiliser les étudiants aux problématiques de la consommation dans les systèmes embarqués (estimation, gestion et optimisation de la consommation), du bruit (origines des bruits intrinsèques, paramètres de bruit, calculs et techniques de conception bas bruit) et de l'intégrité du signal (lignes de transmission, diaphonie, signaux parasites, CEM). Cette UE aborde également le problème de réalisation et de l’interfaçage des capteurs MEMS.

S3 - SESI - HOTOP : Hot topics (séminaires sur thèmes émergents) (6 ECTS)

• Présentiel, 60H CM/TME
• Cette UE est organisée comme un ensemble de séminaires. Chaque année, les responsables de la formation identifient les thèmes qui suscitent un intérêt particulier dans l’industrie ou parmi les chercheurs. Ces thèmes sont présentés aux étudiants sous forme de séminaire par les spécialistes du domaine. Les thèmes sont renouvelés annuellement.

S3 - SESI - PACC : Parallelism and Accelerators for Cluster Computing (6 ECTS)

• Présentiel, 60H CM/TME
• UE dispensée en anglais.
• Cette UE traite principalement de l’implémentation d’applications de calcul intensif pour des cibles allant des ordinateurs de type serveur aux fermes de calcul (aussi appelées “supercalculateurs” selon leur taille). Les modèles de programmation les plus répandus dans le calcul haute performance sont étudiés et mis en pratique. Cela passe par la programmation multithread, la programmation multinœud ainsi que par la programmation des accélérateurs de calcul (jeu d’instructions vectoriel, GPU discret, NPU, ...). Un second objectif du cours est la mesure de performance des codes de calcul avec notamment la notion de passage à l’échelle et l’analyse de la performance crête réellement atteignable (ex. : modèle Roofline). En d’autres termes, on apprendra à extraire des métriques clefs des codes de calcul pour comprendre les points limitants (au niveau de l’implémentation logicielle et de l’architecture matérielle) pour ensuite y appliquer un modèle de prédiction.

S3 - SESI - MOCCA : Méthode et outils de conception de circuits numériques avancés (6 ECTS)

• Présentiel, 60H CM/TME
• L'objectif de cette UE est de présenter de manière concrète la réalisation d'un circuit VLSI complexe. D'un côté, on présente la méthode de conception des circuits numériques modernes et les outils qui permettent de concevoir ces circuits et d'en vérifier la réalisation pour les technologies de fabrication récentes. De l'autre côté, on détaille les techniques de réalisation qui permettent d'atteindre les objectifs de performance. Pour cette UE, nous nous basons sur les outils industriels dédiés à la conception des circuits numériques afin de préparer les étudiants à l’environnement qu’ils vont rencontrer dans leur vie active. Dans un premier temps, nous présentons la méthodologie de conception des circuits intégrés numériques, les différentes étapes de conception depuis la vérification fonctionnelle d'une description VHDL jusqu'à l'obtention des masques de conception et la vérification du circuit final. Puis, nous montrons les outils communément utilisés dans l'industrie pour la mise en œuvre de ces étapes (Cadence).

S3 - SESI - PBD-HLS : Platform based design - High level synthesis (6 ECTS)

• Présentiel, 60H CM/TME
• Cette UE forme les étudiants d'une part à la conception avancée de systèmes programmables sur puce (SOPC), notamment au travers d'un projet de conception conjointe HW/SW sur plate-forme FPGA, et d'autre part à la synthèse haut niveau (HLS), aux méthodes et outils pour passer d'une description haut niveau d'une application à son implémentation matérielle. Les principaux points abordés sont : rappels SOPC ; partitionnement HW/SW ; prise en compte de contraintes non fonctionnelles dans la conception d’une SOPC Front de Pareto ; évaluation de performances (surface, fréquence, consommation) ; synthèse haut niveau : de l'algorithme C à l'implémentation matérielle ; projet d'implémentation sur FPGA.

S3 -SESI - SMC : Système manycore (6 ECTS)

• Présentiel, 60H CM/TME
• Cette UE est centrée sur la réalisation matérielle des architectures manycore et sur la mise en œuvre de systèmes d’exploitation pour ce type d’architectures. Elle présente les principes fondamentaux des architectures manycores (plusieurs milliers de cœurs) construites autour d'un espace d'adresse partagé et une mémoire et des ressources de calcul physiquement distribuées. Elle analyse les problèmes liés aux communications (microréseaux intégrés sur puce), à la synchronisation (verrous et accès atomiques), aux mécanismes matériels permettant de supporter la mémoire virtuelle, et aux techniques permettant de garantir la cohérence des caches. On aborde également le problème de déploiement efficace d'applications sur ces architectures. On utilise l’architecture TSAR comme plateforme matérielle pour illustrer les problèmes que l’on peut rencontrer dans les systèmes manycores aussi bien du côté matériel que du côté logiciel.